PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-229378

(43)Date of publication of application: 13.10.1986

(51)Int.CI.

H01L 45/00 H01L 21/205

H01L 27/10

(21)Application number: 60-071618

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

04.04.1985


(72)Inventor: IWAMATSU SEIICHI

(54) AMORPHOUS SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To attain high integration, in a case where an amorphous semiconductor device is applied to an integrated circuit device, by changing the transverse amorphous semiconductor device into a vertical amorphous semiconductor device.

CONSTITUTION: On a silicon substrate 11, a silicon oxide film 12 is formed, on which a first electrode 13 is formed. On the electrode 13, an insulating film 14 is formed, through which a small hole reaching the electrode 13 is opened. Amorphous semiconductor 15 such as amorphous silicon is formed so as to fill at least the small hole, the surface of the amorphous semiconductor 15 continuing to a second electrode 16.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-229378

@Int Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)10月13日

H 01 L 45/00 21/205 27/10 6466-5F 7739-5F 6655-5F

5655-5F 審査請求 未請求 発明の数 1 (全2頁)

図発明の名称 アモルフアス半導体装置

②特 願 昭60-71618

②出 願 昭60(1985)4月4日

砂発 明 者 岩 松 誠 一 の出 顋 人 セイコーエブソン株式

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

東京都新宿区西新宿2丁目4番1号

会社

⑩代 理 人 弁理士 最 上 務

明 細 書

、 発明の名称

アモルファス半導体装置

2. 特許請求の範囲

絶数体上には無1の電管が形成され、数第1の電管上には絶景膜が形成され、数絶景膜には物配第1の電管に達する小孔が穿かれ、少くとも数小孔を埋めてアモルファス半導体が形成され、紙アモルファス半導体の表面は第2の電管と速って成ることを筋像とするアモルファス半導体は無

3. 発明の詳細な説明

(貴集上の利用分野)

本発明はアモルファス半導体装置の構造に関する。

(発明の概要)

本発明は絶縁基板に対して垂直にアモルファス 半導体を形成した構造となすことを特徴とした半 導体装置。

〔従来技術〕

従来、アモルファス半導体装置は、第1回に示すどとく、絶縁基板に対しアモルファスシリコン 等のアモルファス半導体を水平に形成することを 通例としていた。

すなわち、第2回ではシリコン基板1上にシリコン酸化膜2が形成され、酸シリコン酸化膜2上にアモルファス半導体3が形成され、表面補護膜4を介して電電5、6が形成され成っていた。

これらアモルファス半導体装置は、電極間にパルス電圧を印加してアモルファス状態と結晶状態とをスイッチさせて、電気的導通をオン。オフさせて用いる終している。

(発明が無決しようとする問題点及び目的)

しかし、上記従来技術では、絶機基板に対して アモルファス半導体膜がいわゆる機型に形成され るため、集積回路に用いる場合に高集積化できな いという欠点があった。

本発明はかかる従来技術の欠点をなくし、いわ

特開昭61-229378 (2)

ゆる概型アモルファス半導体装置を実現し、集積 個略の高集積化を計ることを目的とする。

(問題を解決するための手段)

本発明のアモルファス半導体装置にかいて、絶 操体上には禁1の電振が形成され、放棄には前配第1 の電振に避する小孔が穿かれ、少くとも放小孔線 めてアモルファス半導体が形成され、放アモルファス半導体の表面は第2の電響と違って成ること を特象とする。

(作用)

本発明の上記標成によれば、いわゆる模型でモルファス単導体装置が構成でき、集模国路に用いた場合に高集機化が可能となる。

(疾 施 例)

第1回は本発明の一実施例を示すアモルファス 単導体後載の断節図である。

すなわち、シリコン基板 1 1 上にシリコン酸 1 2 が形成され、ロシリコン酸化酸 1 2 上には第 1 の 電板 1 3 が形成され、放筋 1 の電板 1 3 上には絶

4. 14 总景英

5. 6. 13. 16 ----- 電報

L

出票人 株式会社 赊助精工会

代導人 弁理士 是 上 務

鉄膜14が形成され、飲絶緑膜14には前記祭1の電観13に達する小孔が穿かれ、少くとも飲小孔を埋めてアモルファスシリコン等のアモルファス半導体15が形成され、放アモルファス半導体15の表面は第2の電観16と返って成るものである。

〔発明の効果〕

以上述べたように発明によれば、いわゆる検型 フモルファス半導体装置を検型フモルファス半導体装置となすことにより、アモルファス半導体装置を集積四路装置に応用する場合に、集積価路接置を高集積化できる効果がある。


4. 図面の簡単な説明

第2回は従来技術によるアモルファス半導体装 後の断面面。第1回は本発明によるアモルファス 半導体装置の断面面である。


1. 11…… シリコン当板

2. 12 シリコン酸化膜

3, 15…… アモルファス単導体



第1図



第 2 図